گوگل کوانتوم AI و دیپ‌مایند کدهای هذلولی ماژولار را برای کاهش بیش از ۳۰ برابری سربار تصحیح خطای کوانتومی به نمایش گذاشتند
در یک دست‌نوشته فنی مشترک که در arXiv منتشر شده است، پژوهشگرانی از Google Quantum AI، Google DeepMind و MIT معماری ماژولاری برای تصحیح خطای کوانتومی (QEC) معرفی کرده‌اند که در مقایسه با کدهای سطحی دوبعدی استاندارد، سربار کیوبیت‌های فیزیکی را بیش از ۳۰ برابر کاهش می‌دهد.
این مطالعه با عنوان «تصحیح خطای کوانتومی کم‌سربار با ماژول‌های صفحه‌ای متصل به مرز» نشان می‌دهد که اتصال تراشه‌های صفحه‌ای کوچک و تخت دوبعدی اقلیدسی، با حدود ۱۰۰ کیوبیت، از طریق کوپلرهای مرزی کم‌تعداد و ثابت میان‌ماژولی که در هندسه یک کاشی‌کاری هذلولی با جنس g ≥ 2 چیده شده‌اند، امکان بهره‌گیری از نرخ‌های بالای کدگذاری در کدهای کم‌تراکم بررسی توازن کوانتومی (qLDPC) را فراهم می‌کند؛ آن هم بدون نیاز به تقاطع‌های پیچیده سیم‌های دوربرد روی تراشه.
| مقایسه معماری‌های حافظه مقاوم در برابر خطا | |||
|---|---|---|---|
| معماری حافظه QEC | پارامترهای کد [[n, k, d]] | کیوبیت فیزیکی به ازای هر کیوبیت منطقی | پیچیدگی سخت‌افزار و اتصال |
| کد سطحی اقلیدسی | [[~20,000, 20, 22]] | بیش از ۱۰۰۰ کیوبیت فیزیکی / منطقی | شبکه صفحه‌ای یکپارچه دوبعدی با اتصال همسایه‌های نزدیک. |
| کد دو-گراس بای‌ورییت بای‌سیکل | [[288, 12, 18]] | ۴۸ کیوبیت فیزیکی / منطقی (حدود ۲۰ برابر کاهش) | تراشه یکپارچه که به کوپلرهای متراکم و دوربرد با تقاطع‌های متعدد نیاز دارد. |
| کد سطحی هذلولی ماژولار | [[6000, 146, 20]] | حدود ۹۵ کیوبیت فیزیکی / منطقی (۱۰ تا ۱۵ برابر کاهش) | ماژول‌های صفحه‌ای ۱۱۶ کیوبیتی؛ پیوندهای لبه‌ای انعطاف‌پذیر میان ماژول‌ها. |
| کد رنگی هذلولی ماژولار | [[6400, 104, 30]] | ۳۶ کیوبیت فیزیکی / منطقی (بیش از ۳۰ برابر کاهش) | ماژول‌های صفحه‌ای ۷۲ کیوبیتی؛ نرخ k/n = 1/16 در فاصله d ≥ 22. |
این معماری با ریزدانه‌سازی سطوح هذلولی بسته به کمک وصله‌های شبکه اقلیدسی با طول ضلع L، کد کلی QEC را به ماژول‌های تخت ۷۲ یا ۱۱۶ کیوبیتی تقسیم می‌کند. پایدارسازهایی که میان ماژول‌های مجاور امتداد دارند، در امتداد درزهای مرزی و با استفاده از مدارهای استخراج سیگنال که به cat-flag مجهز هستند اندازه‌گیری می‌شوند. شبیه‌سازی‌های در سطح مدار با مدل نویز SI1000 و با احتمال خطای p = 0.1%، که با شبکه عصبی AlphaQubit و تطبیق حداقل وزن کامل هم‌بسته (MWPM) رمزگشایی شدند، تحمل بالای معماری در برابر افزایش نویز درزهای میان‌ماژولی را نشان دادند. حتی با نرخ خطای p_seam = 1%، نرخ خطای منطقی پایین باقی ماند؛ یعنی حتی زمانی که نرخ خطای کابل‌های میان تراشه‌ها ۱۰ برابر بیشتر از خطاهای گیت روی تراشه بود.
برای پشتیبانی از منطق مقاوم در برابر خطای عمومی بدون ایجاد سربار فضایی، این تیم مدارهای پیمایش مقاوم در برابر خطا را توسعه داده است. این مدارها گیت‌های منطقی را از طریق خودریختی‌های کد، یعنی جایگشت‌های سراسری کاشی‌کاری، اجرا می‌کنند و در کنار آن از استخراج‌کننده‌های نواری ماژولار بهره می‌برند؛ استخراج‌کننده‌هایی که به شکل یک حلقه بسته کمکی در امتداد مرزهای ماژول‌ها قرار می‌گیرند و اندازه‌شان حدود ۴٫۵ برابر کوچک‌تر از خود حافظه است.
دست‌نوشته فنی کامل در arXiv در دسترس است.